# SEMICONDUCTOR INTEGRATED CIRCUIT

Patent Number: JP7131316 Publication date:

1995-05-19

Inventor(s):

TAKAHASHI HIROAKI

Applicant(s):

**NEC CORP** 

Requested Patent: JP7131316

Application

Number:

JP19930271725 19931029

**Priority Number** 

IPC Classification: H03K17/08; G01R31/26; G05F1/10; G05F1/56; H01L21/66; H01L27/04;

H01L21/822; H02M1/00; H02M3/00

EC Classification:

Equivalents:

JP2570990B2

#### **Abstract**

PURPOSE:To simplify circuit configuration and to improve detection accuracy by detecting an over current flowing to an external load resistor while using a coil for detection and by reducing characteristic fluctuation caused by a temperature.

CONSTITUTION: When a driving voltage Vo is generated at a gate driving circuit 11, the driving voltage Vo is impressed to the gate of a field effect transistor(FET) 12 for output and the FET 12 is operated. Thus, the current flows from a power supply terminal 20 through the drain and source of the FET 12, output terminal 22 and external load resistor 31 to a ground terminal 30. At such a time, induced electromotive force is generated at a coil 13 for detection provided around the output terminal 22, and a voltage generated by this electromotive force is impressed to one input terminal of an operational amplifier 15. The level of an output signal from the operational amplifier 15 is inverted corresponding to whether the voltage generated by this electromotive force is larger than the reference voltage Vo generated by a reference voltage generating circuit 14 or not. By monitoring this inversion, it is detected whether the over current flows to the resistor 31 or not.

Data supplied from the esp@cenet database - 12



2、李智思用和数字的。在2012年10日,10日的第二年中的 

建筑上海之间市 网络中华公开中华人工企业

**で受力等で(43)公開日 平成7年(1995) 5月19日** 

(51)Int.CL* H 0 3 K	職別配号 庁内整理番号 17/08 A 9184-5 J 31/26 G	3	1. 対象を対すされます。 1.10 - 技術表示箇所 1.40 であっています。 1.10 では、またいには、これでは、これでは、これでは、これでは、またでは、またでは、またでは、またでは、またでは、またでは、またでは、また
G 0 5 F	1/10 3 0 4 M 4237-5H 1/56 3 2 0 S 8832-4M	H01L	27/04 H (全、8、頁):最終頁に続く。
(21)出願番	<b>特颐平5-271725</b>		000004237
(22)出顧日	平成5年(1993)10月29日		東京都港区芝五丁目7番1号
÷.,	in the state of th		▲高▼橋 廣秋 ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) (
	() [1] [1] [1] [1] [1] [1] [1] [1] [1] [1]		式会社内
	Market Brook State Commence		<b>弁理士 若林 忠</b> (以)、(也)、(一)、(一)、(社)(社)(金)
			が出来をある。 (1) (2) (4) (4) (4) (4) (4) (4) (4) (4) (4) (4
		_	「数点点」。 【玄魔上和朝母を別』をもつま、トウ・ツ・・・・・・・・
			1、19世紀の本語を表現しては、1年の一世紀には、1年の日には、1年の年には、1年の年には、1年の年には、1年の年には、1年の年には、1年の日には、1年の年には、1年の年には、1年の年には、1年の年には、1年の年には、1年の年には、1年の年には、1年の年には、1年の年には、1年の年には、1年の日には、1年の日には、1年の年には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日には、1年の日に
••	and the first of the same of	:	

#### (54)【発明の名称】 半導体集積回路


# (57)【要約】

【目的】 過電流検出機能を有する半導体集積回路を、 回路構成の簡単化、検出精度の向上および製品パラツキ の低減化が図れるようにする。

過電流検出回路10は、駆動電圧V。を発生 するゲート駆動回路11と、ゲート駆動回路11からの 駆動電圧V。により動作する、ソースが出力端子22を 介して外部負荷抵抗31の一端に接続された出力用電界 効果トランジスタ12と、出力用電界効果トランジスタ 12のソースと外部負荷抵抗31との間の電流径路を囲 むように設けられた検出用コイル13と、基準電圧Vo を発生する基準電圧発生回路14と、検出用コイル13・ に発生した誘導起電力と基準電圧V。とを比較するオペ アンプ15とを備えている。 「日本の人 食町は私品」とあるでは、ロージ表外を提出

Sallie Barl Ing Witchiele

"武建"(这种对某种"奇"),要被"超级"的数。



1000年以上のアンステアでは一方が大きな一人の

【特許請求の範囲】「会長公司語の語言」

【請求項1】 駆動電圧を発生するゲート駆動回路と、 該ゲート駆動回路からの前配駆動電圧により動作する、 一方の拡散層が外部負荷抵抗に接続された出力用電界効 果トランジスタと、一

該出力用電界効果トランジスタの前配一方の拡散層と前 配外部負荷抵抗との間の電流径路を囲むように設けられ た検出用コイルと、

**酸検出用コイルに発生した誘導起電力と所定の基準電圧** とを比較するオペアンプとを備えたことを特徴とする半 導体集積回路。

【請求項2】※ 駆動電圧を発生するゲート駆動回路と、 ….. 該ゲート駆動回路からの前配駆動電圧により動作する、 - 方の拡散層が外部負荷抵抗に接続され、他方の拡散層 が電源端子に接続された出力用電界効果トランジスタ

該出力用電界効果トランジスタの前配他方の拡散層と前 記電源端子との間の電流径路を囲むように設けられた検 出用コイルと、

該検出用コイルに発生した誘導起電力と所定の基準電圧 20 とを比較するオペアンプとを備えたことを特徴とする半 導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路に関 し、特に、過電流検出機能を有する半導体集積回路に関

[0002]

【従来の技術】図6は、半導体集積回路に用いられる過 電流検出回路の一従来例を示す回路図である。

【0003】過電流検出回路100は、米国特許第4,5 53,084号明細書に開示されているものと同様のも のであり、駆動電圧V。を発生するゲート駆動回路101 と、ゲートがゲート駆動回路101 に接続された出力用電 界効果トランジスタ102 と、ゲートがゲート駆動回路10 1 に接続された検出用電界効果トランジスタ103 と、検 出用電界効果トランジスタ103 のドレインと電源端子11 O との間に接続された検出用抵抗104 と、基準電圧V。 を発生する基準電圧発生回路105 と、一方の入力増子が 検出用電界効果トランジスタ103 のドレインと検出用抵 抗104 との接続点に接続され、他方の入力端子が基準電 圧発生回路105 に接続され、出力端子が過電流検出出力 端子111 に接続されたオペアンブ106 とを含む。

【0004】ここで、出力用電界効果トランジスタ102 と検出用電界効果トランジスタ103とはともに、同一構 造のパーチカル電界効果トランジスタからなり、セル数 のみが異なるものである。また、出力用電界効果トラン ジスタ102 のソースと検出用電界効果トランジスタ103. のソースとはともに、出力端子112 を介して外部負荷抵 抗121 の一端に接続されている。なお、外部負荷抵抗12 1 の他端はグランド増子120 に接続されている。

【0005】次に、過電流検出回路100 の動作につい て、出力用電界効果トランジスタ102と検出用電界効果 トランジスタ103 とのセル数の比が1000対1であ り、出力用電界効果トランジスタ102 のオン抵抗が 1. 0 Ωであるとして説明する。 これにお

【0006】ゲート駆動回路101 により駆動電圧V。 が 発生されると、出力用電界効果トランジスタ102 と検出 用電界効果トランジスタ103 とが同時に動作して、電源 端子110 から出力用電界効果トランジスタ102 を介して 外部負荷抵抗121 に電流が流れるとともに、電源端子11 0 から検出用抵抗104 および検出用電界効果トランジス 夕103 を介して外部負荷抵抗121 に電流が流れる。

【0007】このとき、出力用電界効果トランジスタ10。 2 に流れる電流の値と検出用電界効果トランジスタ103 に流れる電流の値の比は、出力用電界効果トランジスタ 102と検出用電界効果トランジスタ103 とのセル数の比 と同一である1000対1となる。また、出力用電界効 果トランジスタ102 のオン抵抗と検出用電界効果トラン ジスタ103 のオン抵抗との比は、1対1/1000とな る。したがって、たとえば、検出用抵抗104 の抵抗値が 1. 0 k Ωのときに、外部負荷抵抗121 に 1. 0 A の電 流が流れたとすると、検出用電界効果トランジスタ103 に流れる電流は、

 $1A \times 1.00 / ((10 \times 1000) + 1.0 k)$ = 0.0005A

となり、検出用抵抗104 に生じる電圧降下は、

0. 0005A×1. 0kΩ...

= 0.5 V

となる。

[0008] すなわち、検出用抵抗104 に生じる電圧降 下は、外部負荷抵抗121 に流れる電流の値が大きいほど 大きくなるため、検出用抵抗104 に生じる電圧降下の大き収象 きさをオペアンプ106 で検出することにより、外部負荷 抵抗121 に過電流が流れたか否かを検出することができ る。具体的には、電源機子110 に印加されている電源電 圧の値から検出用抵抗104 に生じる電圧降下を引いた電 圧値が、基準電圧発生回路105で発生されている基準電 EV。よりも大きいかまたは小さいかで、オペアンプ10, 6 の出力信号のレベルが反転するため、過電流検出出力。 端子111 に出力されるオペアンプ106 の出力信号のレベ ルを監視することにより、外部負荷抵抗121 に過電流が 流れたか否かを検出することができる。

[0009]

【発明が解決しようとする課題】しかしながら、上述し た従来の半導体集積回路に用いられる過電流検出回路10 0 では、外部負荷抵抗121 以外のすべての構成要素を半 導体集積回路内に構成する必要があり、半導体集積回路 の構成が複雑になるという問題がある。また、半導体の 特性上、出力用電界効果トランジスタ102 および検出用

電界効果トランジスタ103 のオン抵抗値と検出用抵抗104 の抵抗値とは温度によって変動するため、外部負荷抵抗121 に流れる過電流の値も温度によって変動し、誤検出が生じるという問題がある。さらに、出力用電界効果トランジスタ102 のオン抵抗値と検出用電界効果トランジスタ103 のオン抵抗値と検出用抵抗104 の抵抗値との相対比により、外部負荷抵抗121 に流れる過電流を検出するため、製造プロセス (特に、拡散プロセス)のパラッキにより、過電流の検出値を製品ごとに一定にすることが困難であるという問題がある。

【0010】本発明の目的は、回路構成の簡単化,検出 精度の向上および製品パラツキの低減化が図れる過電流 検出機能を有する半導体集積回路を提供することにあ

#### [0011]

【課題を解決するための手段】本発明の半導体集積回路は、駆動電圧を発生するゲート駆動回路と、該ゲート駆動回路からの前配駆動電圧により動作する、一方の拡散層が外部負荷抵抗に接続された出力用電界効果トランジスタと、該出力用電界効果トランジスタと、該出力用電界効果トランジスタの前記一方の拡 20 散層と前配外部負荷抵抗との間の電流径路を囲むように設けられた検出用コイルと、該検出用コイルに発生した誘導起電力と所定の基準電圧とを比較するオペアンプとを備えたことを特徴とする。

【0012】または、駆動電圧を発生するゲート駆動回路と、該ゲート駆動回路からの前記駆動電圧により動作する、一方の拡散層が外部負荷抵抗に接続され、他方の拡散層が電源端子に接続された出力用電界効果トランジスタと、該出力用電界効果トランジスタの前配他方の拡散層と前配電源端子との間の電流径路を囲むように設けられた検出用コイルと、該検出用コイルに発生した誘導記電力と所定の基準電圧とを比較するオペアンプとを備えたことを特徴とする。

#### [0 0 1 3]

【作用】本発明の半導体集積回路は、出力用電界効果トランジスタの一方の拡散層と外部負荷抵抗との間の電流 径路を囲むように設けられた検出用コイル、または、出力用電界効果トランジスタの他方の拡散層と電源端子との間の電流径路を囲むように設けられた検出用コイルを 備えることにより、検出用コイルに発生する誘導起電力 の大きさは外部負荷抵抗に瞬間的に流れる電流の大きさ に比例するため、検出用コイルに発生する誘導起電力の 大きさを監視するだけで、外部負荷抵抗に過電流が流れ たことを検出することができる。

#### [0014]

【実施例】以下、本発明の実施例について、図面を参照 して説明する。

【0015】図1は、本発明の半導体集積回路の第1の 実施例に用いられる過電流検出回路を示す回路図であ 【0016】過電液検出回路10は、駆動電圧V』を発生するゲート駆動回路11と、ゲート駆動回路11からの駆動電圧V。により動作する、ソースが出力端子22を介して外部負荷抵抗31の一端に接続された出力用電界効果トランジスタ12と、出力用電界効果トランジスタ12のソースと外部負荷抵抗31との間の電流径路を囲むように設けられた検出用コイル13と、基準電圧V。を発生する基準電圧発生回路11と、検出用コイル13に発生した誘導起電力と基準電圧V。とを比較するオペアンプ15とを備えている。

【0017】ここで、出力用電界効果トランジスタ12のゲートはゲート駆動回路11に接続され、ドレインは電源端子20に接続されている。検出用コイル13の一端はグランド端子30に接続されており、検出用コイル13の他端はオペアンプ15の一方の入力端子に接続されている。オペアンプ15の他方の入力端子は基準電圧発生回路14に接続され、オペアンプ15の出力端子は、過電流検出出力端子21に接続されている。外部負荷抵抗31の他端はグランド端子30に接続されている。

【0018】次に、過電流検出回路10の動作について \*\*\*\* 説明する。

【0019】ゲート駆動回路11で駆動電圧V。が発生。 されると、出力用電界効果トランジスタ12のゲートに 駆動電圧V。が印加され、出力用電界効果トランジスター。。。 12が動作する。これにより、出力用電界効果トランジ ニュー スタ12のドレインおよびソース。出力端子22および。学士 外部負荷抵抗31を介して、電源端子20からグランド等。 端子30に電流が流れる。このとき、出力端子22を囲 むようにして設けられた検出用コイル13に誘導起電力 👾 (以下、「起電力」と称する。) が発生し、この起電力 選挙 により発生した電圧がオペアンプ15の一方の入力増予の変 に印加される。この起電力により発生した電圧が、基準電影響 電圧発生回路 1.4 で発生されている基準電圧 V。 よりも 登念 大きいかまたは小さいかによって、オペアンプ15の出意。 力信号のレベルが反転する。なお、基準電圧V。の大き 陰寒 さは、外部負荷抵抗31に規定内の電流が流れている場合。 合に検出用コイル13に発生する起電力による電圧の大い きさよりも大きくされている。

【0020】外部負荷抵抗31に過電流が流れた場合に は、検出用コイル13に発生する起電力が大きくなり、過ぎ この起電力により発生した電圧が基準電圧Volよりも大力 きくなる。したがって、過電流検出出力端子21に出力 されるオペアンプ15の出力信号のレベルを監視するごご派 とにより、外部負荷抵抗31に過電流が流れたか否かを出参 検出することができる。

【0021】次に、過電流検出回路10の出力端子22以前の部分の具体的構成について、図2および図3をそれぞうで、れ参照して説明する。

【0022<u>】過電流検出回路10の出力端子22の部分です。</u>は、図2に示すように、出力端子22を構成するポンデュ

イングパッド41と、一端がパッド側コンタクト43 下部導電パターン44およびパターン側コンタクト 43。を介してポンディングパッド41と電気的に接続 された導電パターン42と、一端がポンディングパッド 41と電気的に接続されるとともに他端が外部負荷抵抗 (図1参照) と電気的に接続されたポンディングワ イヤ45とを含む。ここで、導電パターン42の他端 は、出力用電界効果トランジスタ12のソース(図1参 照)に接続されている。また、検出用コイル13は、ポ ンディングバッド41を囲むように形成されている。 【0023】ポンディングパッド4.1、下部導電パター ン44および導電パターン42と反対側の検出用コイル 13はそれぞれ、図3に示すように、下部絶縁膜52を 介して半導体基板51上に形成されている。なお、下部 導電パターン44の上部および周辺部には上部絶縁膜5 3が形成されており、ポンディングパッド41と下部導 電パターン4.4とは、上部絶縁膜53に形成されたパッキ  $-L = \{39a^2N^2/(8a+11b)\}$ 

ここで、a= (Do+Di) /4. と 明報

 $b = (D_0 - D_1) / 2 \quad \text{The leading } b$ 

より、8. 1 [nH] となる。したがって、導電パター ン42を流れてくる電流の時間変化d1=5 [A] およ びこの電流の立上り時間dt=1.0 [μS] とする

と、検出用コイル13に発生する記憶力eは、

 $e=L\times di/dt...[V]$ 

より、40 [mV] となる。

[0026] 図4は、本発明の半導体集積回路の第2の 実施例に用いられる過電流検出回路を示す回路図である。

【0027】過電流検出回路60は、駆動電圧V。を発生するゲート駆動回路61と、ゲート駆動回路61からの駆動電圧V。により動作する、ソースが出力増子72を介して外部負荷抵抗81の一端に接続され、ドレインが電源端子70に接続されたた出力用電界効果トランジスタ62と、出力用電界効果トランジスタ62と、出力用電界効果トランジスタ62と、出力用電界効果トランジスタ62と、出力用電界効果トランジスタ62と、出力用電界効果トランジスタ62と、出力用電界効果トランジスタ62のドレインと電源端子70との間の電流径路を囲むように設けられた検出用コイル63と、基準電圧V。を発生する基準電圧発生回路64と、検出用コイル63に発生した起電力(誘導起電力)と基準電圧V。とを比較するオペアンプ65とを備えている。

【0028】ここで、出力用電界効果トランジスタ62のゲートはゲート駆動回路61に接続されている。検出用コイル63の一端は電源端子70に接続されており、検出用コイル13の他端はオペアンプ65の一方の入力端子に接続されている。オペアンプ65の他方の入力端子に接続されている。オペアンプ65の他方の入力端子は基準電圧発生回路64に接続されており、オペアンプ65の出力端子は過電流検出出力端子71に接続されている。外部負荷抵抗81の他端はグランド端子80に接続されている。

【0029】次に、過電流検出回路60の動作について 50

\*ド側コンタクト431を介して電気的に接続されている。また、下部導電パターン44と導電パターン42と は、上部絶縁膜53に形成されたパターン側コンタクト 43。を介して電気的に接続されている。導電パターン 42側の検出用コイル13は、上部絶縁膜53を介して 下部導電パターン44上に形成されている。

【0024】導電バターン42を流れてくる電流は、パターン側コンタクト43: 下部導電パターン44.パッド側コンタクト43: ボンディングパッド41およびポンディングワイヤ45を介して外部負荷抵抗31に流れる。このとき、この電流の電流径路は検出用コイル13の内側を通っているため、検出用コイル13に起電力が発生する。

【0025】たとえば、検出用コイル13の内周Dr = 450 [μm] , 検出用コイル13の外周Do = 500 [μm] および検出用コイル13の巻数N=3 [T] とすると、検出用コイル13のインダクタンスLは、

[0030] ゲート駆動回路61で駆動電圧Vi が発生 されると、出力用電界効果トランジスタ 6 2 のゲートに 駆動電圧V。が印加され、出力用電界効果トランジスター深道 62が動作する。これにより、出力用電界効果トランジ スタ 6 2 のドレインおよびソース、出力端子 7 2 および 外部負荷抵抗81を介して、電源端子70からグランド 🤲 始于80に電流が流れる。このとき、出力用電界効果ト ランジスタ62のドレインと電源端子70との間の電流 径路を囲むように設けられた検出用コイル63に記憶力 (を) が発生し、この起電力により発生した電圧がオペアンプ、意思 65の一方の入力端子に印加される。この起電力により 発生した電圧が、基準電圧発生回路 6 4 で発生されてい る基準電圧V。よりも大きいかまたは小さいかによった。 て、オペアンプ65の出力信号のレベルが反転する。な意思 お、基準電圧V。の大きさは、外部負荷抵抗81に規定 内の電流が流れている場合に検出用コイル63に発生す \*\*\* る起電力による電圧の大きさよりも大きくされている。 【0031】外部負荷抵抗81に過電流が流れた場合に、管 は、検出用コイル63に発生する起電力が大きくなりざい意 この起電力により発生した電圧が基準電圧V。よりも大学で きくなる。したがって、過電液検出出力増子71に出力<sup>製の</sup> されるオペアンプ 6 5 の出力信号のレベルを監視するこ<sup>2 円</sup> とにより、外部負荷抵抗81に過電流が流れたか否かを 検出することができる。

[0032] 次に、過電流検出回路60の検出用コイルに 63の部分の具体的構成について、図5を参照して説明 する。

【0033】過電流検出回路60の検出用コイル63の部分は、一端が出力用電界効果トランジスタ62のドレインと電気的に接続された第1の導電パターン91102と、一端が第2のコンタクト922、下部導電パターン

93および第1のコンタクト921を介して第1の導電パターン911と電気的に接続され、他端が電源端子70と電気的に接続された第2の導電パターン911と、図示左側部分が下部導電パターン93上に形成され、図示右側部分が第1の導電パターン911下に形成された。 検出用コイル63とを含む。

【0034】ここで、検出用コイル63は、図示左側部分が下部導電パターン93上に形成されるとともに、図示右側部分が第1の導電パターン91、下に形成されることにより、出力用電界効果トランジスタ62のドレイ 20 ンと電源端子70との間の電流径路が、検出用コイル630内側を通るようにされている。その結果、この電流径路に電流が流れることにより、検出用コイル63に起電力が発生する。このとき発生する起電力の大きさは、図1に示した過電流検出回路10の検出用コイル13に発生する起電力の大きさと同様にして、この電流径路に流れる電流の時間変化の大きさに比例するため、過電流検出出力端子71に出力されるオペアンプ65の出力信号のレベルを監視することにより、外部負荷抵抗81に過電流が流れたか否かを検出することができる。 20

【0035】以上の説明においては、図1および図4にそれぞれ示したように、出力用電界効果トランジスタ12,62としては、NMOSタイプのトランジスタを用いたが、PMOSタイプのトランジスタを用いてもよい。なお、この場合には、ソースおよびドレインの向きがNMOSタイプのトランジスタを用いた場合と逆になる。

### [0036]

【発明の効果】本発明は、上述のとおり構成されている ので、次の効果を奏する。

【0037】検出用コイルを用いて外部負荷抵抗に流れる過電流を検出することができるため、回路構成が簡単化できる。また、検出用抵抗および電界効果トランジスタのオン抵抗比を利用した場合に比べて、温度による特性変動を少なくすることができるため、検出精度の向上および製品パラツキの低減化が図れる。

#### 【図面の簡単な説明】

【図1】本発明の半導体集積回路の第1の実施例に用い

られる過電液検出回路を示す回路図である。

【図2】図1に示した過電流検出回路の出力端子の部分 の具体的構成を示す平面図である。

【図3】図2に示したA-A線から見た断面図である。


【図4】本発明の半導体集積回路の第2の実施例に用いられる過電流検出回路を示す回路図である。

【図5】図4に示した過電流検出回路の検出用コイルの部分の具体的構成を示す平面図である。

【図 6】半導体集積回路に用いられる過電流検出回路の 一従来例を示す回路図である。


#### 【符号の説明】

- 10,60 過電流検出回路....
- 11,61 ゲート駆動回路
- 12,62 出力用電界効果トランジスタ
- 13,63 検出用コイル :
- 14,64 基準電圧発生回路
- 15,65 オペアンプ
- 20,70 電源端子
- 21,71 過電流検出出力端子
- 0 22、72 出力端子
- 30、80 グランド端子
  - 31,81 外部負荷抵抗
  - 41 ボンディングパッド
- 42 導電パターン
- 431 パッド側コンタクト
- 43: パターン側コンタクト
- 44 下部導電パターン
- 45 ポンディングワイヤ
- 51 半導体基板
- 52 下部絶縁膜
  - 53 上部絶縁膜
  - 91: 第1の導電パターン
  - 91: 第2の導電パターン
  - 92』 第1のコンタクト
  - 92: 第2のコンタクト
  - 93 下部導電パターン
  - V<sub>0</sub> 、 駆動電圧
  - V。 基準電圧




**加斯** . 秋:7041.

(図4)



【図5】

[図6]



# フロントページの続き

(51) Int. Cl. 6

发別配号 广内整理番号

FI

技術表示箇所

G05F 1/56 H01L 21/66

F 7630-4M


27/04


21/822

(8)

特別平7-131316

II 0 2 M 1/00 3/00 11 8325-5H C 8726-5H





当にロマーディング

行品不全省心。

机体的过去式中

1.4. Francisco de Constante de

(50 to 1/15) 70 1 1 2/01 70 1 2 2/01